16.10.2018

Part 2: Metrologie für die TSV-Fertigung

Serie Advanced Packaging - Multi-Sensor Metrology for Every Process Step

Dreidimensionale integrierte Schaltungen (3D IC) und 2,5D IC mit Si-Interposer gelten als vielversprechende Kandidaten, um die Grenzen des Moore'schen Gesetzes zu überwinden, da sie Vorteile wie geringeren Stromverbrauch, kleineren Formfaktor, höhere Leistung und höhere Funktionsdichte aufweisen. Um 3D- und 2,5D-IC-Integrationen zu erreichen, sind mehrere Schlüsseltechnologien erforderlich. Through-Silicon Via (TSV) ist eine Schlüsseltechnologie für die Integration auf Systemebene mit kleinerer Baugröße, höherer Verbindungsdichte und besserer Leistung. Da TSV die Vorteile der Reduzierung von Verbindungswegen und geringerer Packungsgröße bietet, gilt es als das Herzstück der 3D-Integration, um die Übertragung zwischen verschiedenen Ebenen des 3D-Integrationssystems zu ermöglichen.

Ein TSV ist eine direkte vertikale Verbindung zwischen verschiedenen Ebenen eines Chips. Es besteht aus einer leitfähigen Verbindung, die durch das Siliziumsubstrat verläuft und die beiden Waferseiten verbindet. Typischerweise wird das Via geätzt und mit Metall, wie beispielsweise Wolfram oder Kupfer, aufgefüllt. Die Eigenschaften eines TSV sind abhängig von seinen elektrischen Parametern wie der Leitfähigkeit des Metalls, der dielektrischen Permittivität und den geometrischen Eigenschaften. Insbesondere der Pitch und das Aspektverhältnis des TSV haben einen starken Einfluss auf die Anordnung der TSVs während des Herstellungsprozesses. Der TSV-Pitch ist definiert als der Abstand zwischen zwei TSVs, während das TSV-Aspektverhältnis bestimmt wird als das Verhältnis der Tiefe zum Durchmesser der TSV-Kavität. TSV Strukturen werden in der Regel als Array in einem Siliziumsubstrat hergestellt. TSVs großer Dimensionen haben Durchmesser größer als 10 μm, kleine Aspektverhältnisse von etwa 1 oder 2 und dienen als Bond-Pad-Verbindungen in der 3D-WLP-Technologie. In 3D-SICs werden mittelgroße TSVs als globale Verbindungen mit Durchmessern zwischen 2 μm und 10 μm verwendet, während die kleinsten TSVs auf lokaler Verbindungsebene verwendet werden.

 

Interessiert an den neuesten Beiträgen dieser Serie? Jetzt informieren.

Part 1/3: Metrologie für die Halbleiter-Lithographie 

Part 3/3: Metrologie für die Herstellung von RDL, UBM und Lotbumps

 

Bei der 3D-Integration mit TSVs können verschiedene Methoden eingesetzt werden, die in der Regel eine Abfolge von Waferdünnung und -handling, TSV-Bildung, Stapelorientierung und Bonden beinhalten. Die Reihenfolge dieser Grundbausteine kann variieren, was zu unterschiedlichen Fertigungsprozessen führt. Durch eine Änderung der Reihenfolge der TSV-Fertigung in Bezug auf die Waferfertigung können verschiedene Prozessansätze realisiert werden, um die sogenannten "via first", "via middle" oder "via last" Prozessabläufe zu erhalten. Die Wahl der TSV-Schemata richtet sich nach den endgültigen Anwendungsanforderungen in der Industrie. Die TSV-Technologie wurde für eine Vielzahl von Anwendungen entwickelt, wie z.B. MEMS, Mobiltelefone, CMOS-Bildsensoren (CIS), Bioapplikationsgeräte und Speichermedien.

Darüber hinaus hat die TSV-Herstellung verschiedene wesentliche Prozesse, darunter die Via-Herstellung durch reaktives Ionentiefenätzen (DRIE), die Beschichtung mit dielektrischen Schichten und Sperrschichten, die Via-Füllung und das chemisch-mechanische Polieren (CMP).

Das TSV-Ätzen ist ein entscheidender Fertigungsschritt in der 3D-Integrationstechnologie. Allerdings führt dies zwangsläufig zu einer Rauheit des rillenartigen Profils des Seitenwand, die zu einer schlechten Stufenabdeckung der nachfolgenden Prozesse führen kann, was wiederum zu elektrischen Verlusten und Zuverlässigkeitsproblemen führt. Die Entwicklung der richtigen Seitenwandrauheit beim Ätzen ist eine Frage der Balance zwischen dem Ätz- und Passivierungsprozess. Das rillenartige Profil der Seitenwand wirkt sich auf dielektrische, Barriere- und Cu-Schicht aus, indem sie die Hohlräume im TSV verstärkt. Daher muss das rillenartige Profil minimiert werden, wenn sich die Größe des TSV verringert.

Das Leitermaterial ist vom Siliziumwafer durch eine dielektrische Schicht, die typischerweise aus Siliziumdioxid (SiO2) und als TSV-Liner bezeichnet wird, elektrisch isoliert. Die Funktion des Isolators besteht darin, Leckagen und resistive Verbindungen durch das Silizium zu verhindern. Zu den Prozessanforderungen für eine dielektrische Schicht gehören eine gute Stufenabdeckung und Homogenität, kein Leckstrom, niedrige Spannung, hohe Durchbruchspannung und Begrenzungen der Prozesstemperatur aufgrund der unterschiedlichen Integration von TSV.

Des Weiteren verhindert eine Sperrschicht zwischen der dielektrischen Schicht und dem Leiter die Metalldiffusion in das Siliziumsubstrat bei Temperungsprozessen, die Temperaturen um 400 °C erfordern. Die gebräuchlichsten Materialien, die als Sperrschichten verwendet werden, sind Ti, Ta, TiN und TaN.

Nach der Abscheidung der Sperrschicht können die TSVs mit Metall unter Verwendung von drei verschiedenen Verfahren gefüllt werden: Conformal Plating, Sealing Bump mit Bottom-up-Plating und Super-Conformal Plating. Die Beschichtungsverfahren basieren auf verschiedenen 3D-Integrationsanwendungen. Die TSV-Tiefe wird durch die erforderliche Dicke beim Chip- oder Wafer-Stapeln definiert und das Aspektverhältnis wird durch die Herstellung der dielektrischen Schicht, der Sperrschicht, sowie dem Füllprozess festgelegt.

Abschließend wird mit CMP der Cu-Überschuss sowie die Sperrschicht von der Waferoberfläche entfernt und die TSVs planarisiert. Im Allgemeinen erfordert diese Methode zwei Schritte. Im ersten Schritt wird die dicke Kupferkappe nach der TSV-Füllung mit Vertiefungen oder Aussparungen entfernt und an der Sperrschicht gestoppt. Der zweite Schritt entfernt die Sperrschicht und endet an der dielektrischen Schicht. Verschiedene Suspensionen mit Selektivität werden verwendet, um eine gute Isolierung, eine glatte Oberfläche und die Vermeidung von Defekten wie Wölbung und Erosion zu gewährleisten.

Die flexiblen und modularen Multi-Sensor-Messgeräte der MicroProf®-Serie bieten optische und berührungslose innovative Lösungen im Bereich der TSV-Fertigung für Produktion und F&E. Wo andere Systeme an ihre Grenzen stoßen, erfüllen die Messgeräte der MicroProf®-Serie die stetig steigenden Anforderungen an Fertigungsparameter, Prozesskontrolle und Qualitätssicherung.

So haben beispielsweise tiefe Trenches Tiefen von 50 bis 200 μm, die weit außerhalb der Reichweite von AFM- oder Profilometerspitzen liegen. Darüber hinaus führt der Ätzprozess zu einer Aufrauhung der Oberfläche in den Ätzgräben und damit zu hohen Reflektivitätsunterschieden zwischen der Substratoberfläche und dem Boden der Trenches, was zu Messproblemen führen kann. Durch die parallele Beleuchtung ist das WLI PL ideal für die Messung solcher tiefer Trenches mit einem hohen Aspektverhältnis geeignet, da ein großer Teil des Lichts den Boden der Ätzstruktur erreicht und damit die Tiefe gemessen werden kann. Je nach Oberflächenbeschaffenheit können Strukturen mit Mindestbreiten von 2 bis 3 μm und Aspektverhältnissen von bis zu 50:1 (Tiefe zu Breite) gemessen werden.

Ein weiteres Problem für die Messtechnik ist oft die geringe laterale Dimension der Strukturen, da die optische Auflösung der Verfahren meist nicht ausreicht, um sie aufzulösen. Mit Hilfe eines speziellen Algorithmus ermöglicht das WLI FL die Bestimmung der Tiefe von Ätzstrukturen mit Breiten bis zu 0,7 μm, die bereits unterhalb der optischen Auflösungsgrenze dieses Messverfahrens liegt. In diesem Fall kann das Aspektverhältnis bis zu 3:1 betragen. Dies eröffnet Dimensionen, die bisher noch nicht erreicht wurden. Mit diesem Verfahren können alle derzeit verwendeten Varianten von TSVs gemessen werden, auch solche Vias mit Durchmessern unter einem Mikrometer, die derzeit optisch nicht zu detektieren sind. Es ist wichtig zu beachten, dass das individuelle Via gemessen wird und nicht ein statistischer Effekt.

Mit unseren 3D-Oberflächenmessgeräten der bewährten MicroProf®-Serie können Flächenmessungen sowie Einzel- und Mehrfachprofile berührungslos durchgeführt werden. Es besteht die Möglichkeit des automatisierten Mappings der Proben sowie der Durchführung von Auswertungsroutinen. Die Rauheit, auch auf transparenten Schichten, kann bis in den Sub-Nanometer-Bereich bestimmt und Topographiemessungen von TSVs durchgeführt werden.

Eine weitere Domäne unserer Messgeräte ist die Schichtdickenbestimmung von Beschichtungen, z.B. Isolier- und Schutzschichten, in Form von dünnen Schichten oder Schichtstapeln. Schichtdicken von bis zu mehreren Nanometern können mit einer Auflösung im Sub-Nanometer-Bereich bestimmt werden.

Eine weitere Anwendung ist die Messung von Defekten nach den einzelnen TSV-Prozessschritten. Defekte sind z.B. Photoresistreste, Risse, Ablösungen und Hohlräume der abgeschiedenen Schichten, Aussparungen und Kupferüberstände nach dem Füllen sowie Wölbungen und Erosionen nach CMP. Im CMP-Prozess ist es außerdem notwendig, die Dicke über den gesamten Wafer im Bereich von wenigen Mikrometern zu überwachen, Rauheitsparameter zu erfüllen und die Ebenheit über den gesamten CMP-Bereich zu gewährleisten.

Alle Geräte der MicroProf®-Serie bieten eine vollständige Analyse der Topographie und des TTV. Ein vollautomatisches EFEM (Equipment Front End Module) unterstützt auch die Verarbeitung von dünnen Wafern. Durch das Multi-Sensor-Konzept können die Messgeräte jederzeit mit verschiedenen Sensoren, z.B. IR-Sensoren zur Schichtdickenbestimmung, nachgerüstet werden. Eine Kombination verschiedener Messaufgaben in einem Messgerät ist somit möglich.

Mit der MicroProf®-Serie ist eine 100%ige Prüfung nach jedem Prozessschritt in der TSV-Fertigung möglich.

Ob Labor, Entwicklung, Qualitätssicherung oder Produktion – FRT bietet die passende Messtechnik für Ihre Anwendung aus dem Advanced Packaging. Zögern Sie nicht uns bei Fragen zu kontaktieren. Unsere Experten helfen Ihnen gerne bei der Lösung Ihrer Messaufgaben, indem sie die bestmögliche Systemkonfiguration für Sie erstellen.

Interessiert an den neuesten Beiträgen dieser Serie? Jetzt informieren.

Part 1/3: Metrologie für die Halbleiter-Lithographie 

Part 3/3: Metrologie für die Herstellung von RDL, UBM und Lotbumps