23.10.2018

Part 3: Metrologie für die Herstellung von RDL, UBM und Lotbumps

Serie Advanced Packaging - Multi-Sensor Metrology for Every Process Step

Im Laufe der Zeit hat sich die Halbleiterindustrie immer mehr auf die Verkleinerung der Gate-Dimensionen konzentriert, um die Leistung zu steigern. Dieser Fokus hat sich mittlerweile zum Packaging verlagert, da die Kunden von Wire-Bonding auf Flip-Chip für den Einsatz im Wafer-Level-Packaging (WLP) übergehen, wobei Fan-Out Wafer Level Packaging (FOWLP) und 3D-IC-Packaging immer mehr an Bedeutung gewinnen. Der typische Verbindungsmechanismus zwischen verschiedenen Dies oder 3D Stapelungen wird durch Lotbumps in Flip-Chip-Technik realisiert, was im Gegensatz zur älteren Wire-Bonding-Technologie steht. So kann insbesondere eine höhere Anzahl von Dies integriert werden, indem eine Flächenanordnung von Lotbumps verwendet wird, um Siliziumchips mit den Substraten zu verbinden.

Flip-Chip ist eine 3D-WLP-Bondtechnik, welche die Verbindungen zwischen den Ebenen des 3D-Stacks mit Lotbumps herstellt. Sobald die ICs auf dem Wafer erzeugt sind, werden die Chip-Pads im letzten Schritt der Waferbearbeitung auf der Oberseite der ICs metallisiert und Lotbumps auf jedem der Chip-Pads aufgebracht. Um den Wafer dann auf einem anderen Substrat zu befestigen, wird er so ausgerichtet, dass die Lotbumps den Bondpads auf dem Substrat gegenüberliegen.

Während des Lotauftragsprozesses wird eine Dünnfilm-Under-Bump-Metallisierung (UBM), die üblicherweise aus Nickel (Ni) besteht, auf die Chip-Bond-Pads aufgebracht, um die Lotbumps von den umgebenden metallischen Verbindungsleitungen auf der Chip-Seite zu trennen. Die Auswahl einer geeigneten UBM-Schicht wird zu einem Schlüsselprozess für die Entwicklung zuverlässiger Flip-Chip-Lotbumps. Die Hauptfunktion der UBM-Schicht besteht darin, die maximale Temperatur in der Nähe des Kontakts zwischen dem Lotbump und der umgebenden Metalllinie zu reduzieren, um die Lebensdauer zu erhöhen. Auf der Substratseite wiederum ermöglicht das metallische Bond-Pad den Kontakt zwischen dem Lotbump und der Metallisierung auf dem Substrat.

 

Interessiert an den neuesten Beiträgen dieser Serie? Jetzt informieren.

Part 1/3: Metrologie für die Halbleiter-Lithographie

Part 2/3: Metrologie für die TSV-Fertigung

 

Lotbumps sind wichtige Elemente des 3D-Stapelprozesses, da sie mehrere Funktionen in der Flip-Chip-Anordnung erfüllen. Die Lotbumps stellen sowohl die elektrisch als auch die thermisch leitfähigen Wege zur Verfügung, um elektrischen Strom und Wärme vom Chip auf das Substrat zu übertragen. Darüber hinaus gewährleisten sie die mechanische Unterstützung bei der Montage des Dies auf dem Substrat, da sie die mechanische Belastung zwischen Chip und Substrat mindern.

Der typische Durchmesser eines Flip-Chip-Lotbumps für 3D-WLP-Technologien liegt im Bereich von 100 μm bis 200 μm. Fortschritte in der Bondverarbeitungstechnik haben dazu geführt, dass der Durchmesser der Lotbumps auf einen Durchmesser zwischen 30 μm und 50 μm reduziert werden konnte. Der Trend zur Miniaturisierung geht jedoch weiter und verkleinert den Bump-Durchmesser, wodurch die Stromdichte in dem Lotbump steigt.

Mehr Leistung und immer kleinere Formfaktoren sind die Treiber für diese fortschrittlichen Herstellungsmethoden beim Advanced Packaging. Die Endprodukte, ob Smartphones oder High-End-Server, erfordern eine stetige Verbesserung der Rechenleistung, eine höhere I/O-Dichte und kleinere Formfaktoren. Um diese Eigenschaften zu ermöglichen, werden die technischen Anforderungen an den Prozessablauf immer anspruchsvoller.

Der Grundprozessablauf der Zwischenverbindungs- und Lotbumpherstellung ist wie folgt: Sperrschichtabscheidung, Strukturierung, Beschichtung, Photoresist (PR) -Laminierung und Ätzen. Zunehmend verwenden Entwickler Umverteilungsschichten ("Redistribution Layers", RDL) in Flip-Chip-Designs, um I/O-Pads auf Bump-Pads umzuverteilen, ohne die Platzierung der I/O-Pads zu verändern. Die Under-Bump-Metallisierung (UBM) bildet die kritische Schnittstelle zwischen dem Metallpad des ICs (oder der Cu- oder Al-Leiterbahn) und dem Lot, somit werden hohe Anforderungen an ihre Zuverlässigkeit gestellt.

Eine Leiterstruktur mit Under-Bump-Metallisierung (UBM) und Umverteilungsschicht beinhaltet ein RDL, welches über einem Die erzeugt wird. Das RDL beinhaltet einen ersten leitenden Bereich und einen zweiten leitenden Bereich. Diese beiden leitenden Abschnitte befinden sich im RDL auf gleicher Höhe und sind durch Isoliermaterial voneinander getrennt. Über dem RDL wird eine UBM-Schicht gebildet, welche eine Leiterbahn  und ein leitfähiges UBM-Pad beinhaltet. Die Leiterbahn koppelt den ersten leitenden Abschnitt des RDL elektrisch mit dem zweiten leitenden Abschnitt. Das UBM-Pad ist elektrisch mit dem zweiten leitenden Bereich des RDL verbunden. Ein leitfähiger Kontakt ist über dem UBM-Pad ausgebildet und elektrisch mit diesem gekoppelt.

Das Vordringen zu einer höheren I/O-Dichte mit verbesserter Zuverlässigkeit und Leistung führt zu einem allgemeinen Trend der Verkleinerung von Leiterbahnen und Raumgeometrien bei gleichzeitig kleinerem Bump-Durchmesser und Pitch. Die Linien-/Raumdimensionen verkleinern sich von mehr als 10 µm auf 2 µm, während die Bump-Durchmesser in der Zukunft auf 10 µm sinken werden. Dies stellt sowohl für die Lithographieschritte als auch für die PR-Strip- und RDL/UBM-Ätzschritte eine besondere Herausforderung dar.

Mit abnehmender Baugröße und zunehmender Packungsdichte wird es immer schwieriger, den Photoresist vom jeweiligen Feature zu entfernen. Beim PR-Strip-Prozess diffundiert das Lösungsmittel in den Lack, quillt den Lack auf und wird anschließend entfernt. Mit abnehmenden Abmessungen ist die Fähigkeit des Lösungsmittels, in den Lack einzudringen eingeschränkt, was die Leistungsfähigkeit des Strips beeinträchtigt. Um eine gute Photoresistentfernung zu erreichen, sind längere Einwirkzeiten erforderlich, was sich wiederum negativ auf den Durchsatz auswirkt. 

Das Verkleinern von Linien/Raumdimensionen stellt eine ebenso große Herausforderung für RDL/UBM-Ätzprozesse dar. Eine entscheidende Anforderung an diese Ätzschritte ist es, die Undercuts zu minimieren und gleichzeitig die Sperrschicht zu entfernen. Höhere Undercut-Werte beeinträchtigen die mechanische Stabilität des Bauteils, während eine zu geringe Abtragung zu einer schlechten Bauelement-Ausbeute führt. Bei größeren Features ist der Einfluss des Undercuts geringer, da er nur einen kleinen Teil des Feature-Durchmessers ausmacht. Wenn die Features von 10 µm auf 1 µm reduziert werden, hat der gleiche Undercut eine um das Zehnfache größere Wirkung. Um diese Probleme bei der Überätzung zu minimieren, ist eine bessere Prozesskontrolle erforderlich, um genau zu erkennen, wann der Ätzschritt abgeschlossen ist, was zu weniger Undercut führt und die kritische Dimension (CD) des Features (Linie oder Bump) beibehält.

Bei der prozessnahen Kontrolle in der Herstellung von RDL, UBM und Lotbumps im Advanced Packaging ist eine Vielfalt von Messaufgaben zu lösen. Auf Materialien, die hinsichtlich Struktur und Reflexionsvermögen stark variieren, sind unter anderem Leiterbahndicke, -breite und -rauheit, Polymerdicke und Stress, UBM-Höhe und -Rauheit, Lotbumphöhe, -breite, -pitch, -koplanarität und Defekte zu messen.

Die Untersuchung von BGAs und Lotbumps erfordert ein Messverfahren, das die Topographie dieser Strukturen berührungslos, schnell und zuverlässig erfasst. Hochreflektierende Metalloberflächen müssen ebenso sicher gemessen werden wie spiegelnde Lack- und raue Substratoberflächen. Die Bestimmung des Volumens von Lotbumps verlangt ein System, das auch stark geneigte Oberflächen erfasst. Um die ausgeprägt strukturierte Oberfläche eines BGAs zu messen, müssen auch Sprünge und schnelle Änderungen in der Oberfläche frei von Artefakten erfasst werden. Für prozessnahe bzw. integrierte Kontrolle bedarf es einer Maschine mit hoher Messgeschwindigkeit, die einen hohen Durchsatz ermöglicht.

Mit optischen Multi-Sensor Messsystemen von FRT können alle diese Aufgaben in einem Gerät bearbeitet werden. Das System ist also in der Lage, sowohl große Messfelder aufzunehmen, bietet aber auch die Möglichkeit, kleine Oberflächenbereiche oder Profile mit hoher Auflösung zu erfassen. So können Auf diese Weise können die individuellen Geometrien von Lotbumps bestimmt und Rauheit und Welligkeit aus Profildaten sowie aus 3D-Topographiemessungen ermittelt werden. Die Messung erfolgt schnell, berührungslos und somit zerstörungsfrei. Zur prozessnahen Kontrolle können die erforderlichen Einzelmessaufgaben in einem automatisierten Messablauf wiederholt ausgeführt und protokolliert werden. Falls erforderlich, kann mittels Bildverarbeitung die Ausrichtung der Messobjekte ermittelt werden, um die Lage der zuvor definierten Messpositionen der Objektlage anzupassen.

Aufgrund des von uns verfolgten Multi-Sensor Konzeptes können die 3D-Oberflächenmessgeräte der bewährten MicroProf® Serie, sowohl mit Punkt- und Flächensensoren zur Topographiemessung, als auch mit Schichtdickesensoren, ausgestattet werden. Bei Bedarf kann zusätzliche Sensorik eingebunden werden. Wird ein Rasterkraftmikroskop integriert, können mit dem beschriebenen Messsystem Topographiemessungen mit sub-nm Auflösung durchgeführt werden. In Kombination mit einem hochpräzisen xy-Tisch, sowie einer leistungsfähigen Analyse Software zur Aufnahme und Auswertung der Messdaten, erhält man ein Messsystem, das dem Anwender ein Höchstmaß an Flexibilität bietet und die genannten Messaufgaben bei der RDL-, UBM- und Lotbumpkontrolle löst.

FRT bietet sowohl manuelle als auch vollintegrierte Messlösungen mit robotergestütztem Waferhandling, Rezepterstellung, automatische Auswertung der Messdaten und einer SEMI-konformen SECS/GEM Schnittstelle für die Anbindung an den Fab Host. Dank des modularen Multisensor-Konzepts können die Geräte auch bei ambitionierten Roadmaps im Advanced Packaging mithalten und den Yield ihrer Produktion optimieren.

Ob Labor, Entwicklung, Qualitätssicherung oder ProduktionFRT bietet die passende Messtechnik für Ihre Anwendung aus dem Advanced Packaging. Zögern Sie nicht uns bei Fragen zu kontaktieren. Unsere Experten helfen Ihnen gerne bei der Lösung Ihrer Messaufgaben, indem sie die bestmögliche Systemkonfiguration für Sie erstellen.

 

Interessiert an den neuesten Beiträgen dieser Serie? Jetzt informieren.

Part 1/3: Metrologie für die Halbleiter-Lithographie

Part 2/3: Metrologie für die TSV-Fertigung