Produkte

Silicon goes 3D – Advanced Packaging

Bei dem Wafer-Level Packaging-Verfahren geht es darum, den Chip auf dem Wafer herzustellen, statt ihn zuerst in einzelne Chips zu schneiden und dann zu bearbeiten. Solche Verfahren liefern eine größere Bandbreite, Geschwindigkeit und Zuverlässigkeit, verbrauchen weniger Strom und bieten eine größere Vielfalt an Bauformen für Multi-Chip-Anwendungen z.B. für mobile Unterhaltungselektronik, High-End-Supercomputing und Internet-of-Things-Geräte. WLP hat es der Industrie ermöglicht, sich über das Wire-Bonden hinaus zu Flip-Chip-Verfahren, 2,5D-Interposer und TSV-Technologie zu entwickeln, und erst kürzlich zu 2D- und 3D-Fan-out-Verfahren mit hohe Dichten von Verbindungen auf kleinstem Raum. In FOWLP werden einzelne Chips zu einem künstlichen Wafer aus kostengünstigen Polymermaterialien zusammengesetzt, mit zusätzlichem Zwischenraum für Verbindungen. Eine RDL leitet die Verbindungen auf dem Chip zu den Randbereichen um. Zu den Vorteilen von FOWLP gehört eine verbesserte Leistung pro Watt und aufgrund einer dünneren Stapelung ein breites Spektrum an unterschiedlichen Bauformen. Je nach der jeweiligen Relevanz von Bauform, Kosten, Stromverbrauch, Leistung und Zuverlässigkeit werden diese unterschiedlichen Verfahren verwendet.

Jetzt informieren

Vor dem WLP wurden die Chips mittels Wire-Bonding mit einem Substrat verbunden, wobei Drähte an den Kanten des Chips befestigt wurden. Nur so viele Drähte konnten verwendet werden, wie um den Chip herum passten. Die Drähte waren auch relativ lang, was zu einer Zeitverzögerung und Energieverschwendung führte. Im Laufe der Jahre wurden Stromkreise verkleinert und die Kontaktdrähte nahmen immer kleinere Durchmesser an und rückten dichter zusammen. Um diese Problematik zu umgehen, wurde Flip-Chip Packaging als Verfahren entwickelt. Dieses Prinzip ersetzt Drähte mit "Bumps" (d. h. Verbindungspunkte oder Pads) auf der gesamten Oberfläche des Wafers, um die Flächendichte der elektrischen Verbindungen zu erhöhen. 

Flächenmessung von Through Silicon Vias (TSVs)
Profilmessung eines einzelnen TSV (Tiefe, CD oben & unten)

Durch das Stapeln von Chips und die Verwendung vertikaler Verbindungen, die durch diese hindurchführen, kann mehr Bandbreite und weniger Stromverbrauch erreicht werden. Diese TSV-Technologie kann auch verwendet werden, um Chips auf der gleichen Ebene mit Hilfe eines Silicium-Interposers zu verbinden, der mit einem Substrat durch Kupfersäulen verbunden ist. Ein Silicium-Interposer hat vertikal verlaufende TSVs und horizontal laufende, mehrschichtige, dichte Kupferverbindungen. Diese Technologie, genannt 2,5D, kann z.B. in Servern, Bildsensoren und anderen Hochleistungssystemen eingesetzt werden. Wenn TSV-fähige Chips übereinander gestapelt und mit Bumps (und ggf. RDL) verbunden werden, bilden sie 3D-integrierte Chips.

Die etablierten Geräte der der MicroProf® Serie bieten z.B. in Kombination mit den Weißlichtinterferometern WLI PL und WLI FL optische und somit berührungslose innovative Lösungen im Bereich Advanced Packaging für Produktion, Forschung und Entwicklung, wo andere Verfahren an ihre Grenzen stoßen. Ätzgräben (Trenches), die durch Plasma-Dicing hergestellt werden, haben beispielsweise Tiefen von 50 bis 200 μm, die weit außerhalb der Reichweite von AFM- oder Profilometerspitzen liegen. Viele optische Verfahren wie z.B. Konfokalmikroskopie sind aufgrund ihrer Apertur ebenfalls nicht für diese Messung geeignet, da aufgrund der Abschattung an den Seitenwänden, kein Licht mehr vom Boden der Gräben zurück in den Sensor gelangen kann. Zusätzlich führt der Ätzprozess zu einer Aufrauhung der Oberfläche in den Ätzgräben und somit zu hohen Unterschieden in der Reflektivität zwischen Substratoberfläche und dem Boden der Gräben, wodurch Probleme bei der Messung auftreten können. Das WLI PL eignet sich dank seiner parallelen Beleuchtung hervorragend zur Messung solch tiefer Trenches mit hohem Aspektverhältnis, da hier ein großer Anteil des Lichts auf den Grund der Ätzstruktur gelangt und die Tiefe somit messbar wird. Je nach Oberflächenbeschaffenheit können Strukturen mit Minimalbreiten von 2 bis 3 μm und Aspektverhältnissen von bis zu 50:1 (Tiefe zu Breite) erfasst werden. Die Verwendung eines speziellen Messmodus ermöglicht die Messung in zwei Messschritten. Hierbei werden bei verkürzter Messzeit die Substratoberfläche und der Boden der Strukturen so erfasst, dass eine optimale Anpassung der Messparameter an die unterschiedlichen Oberflächenbeschaffenheiten realisiert wird. 

Flächenmessung eines Wafers mit Trenches

Ein anderes Problem für die Messtechnik stellt oft das geringe laterale Ausmaß der Strukturen dar, da die optische Auflösung der Verfahren meist nicht ausreichend ist, diese aufzulösen. So sind beispielsweise bei Trenches Grabenbreiten von kleiner 1 μm möglich. Das WLI FL ermöglicht mit Hilfe eines Spezialalgorithmus die Bestimmung der Tiefe von Ätzstrukturen mit Breiten bis hinunter zu 0,7 μm. Das Aspektverhältnis kann in diesem Fall bis zu 3:1 betragen. Damit werden Dimensionen erschlossen, die bisher so nicht erreicht wurden. Mit diesem Verfahren werden alle zurzeit eingesetzten Varianten von TSVs messbar, auch die eigentlich optisch nicht mehr erfassbaren Vias mit Durchmessern unter einem Mikrometer. Bemerkenswert ist dabei, dass tatsächlich das individuelle Via gemessen wird und nicht etwa ein statistischer Effekt genutzt wird.